高育良
(高植物)
1
目录
1 (p1): 第1章 集成电路设计概述
1 (p1-1): 1.1集成电路的发展历史
4 (p1-2): 1.2微电子技术的主要发展方向
4 (p1-2-1): 1.2.1增大晶圆尺寸并缩小特征尺寸
8 (p1-2-2): 1.2.2集成电路走向系统芯片
9 (p1-2-3): 1.2.3微机电系统和生物芯片
9 (p1-3): 1.3电子设计自动化技术
11 (p1-4): 习题
12 (p2): 第2章 集成电路设计方法
12 (p2-1): 2.1集成电路的分层分级设计
13 (p2-2): 2.2集成电路设计步骤
13 (p2-2-1): 2.2.1正向设计和反向设计
13 (p2-2-2): 2.2.2自底向上设计和自顶向下设计
14 (p2-3): 2.3集成电路设计方法分述
14 (p2-3-1): 2.3.1全定制设计方法
15 (p2-3-2): 2.3.2半定制设计方法
29 (p2-4): 习题
30 (p3): 第3章 集成电路模拟与SPICE
30 (p3-1): 3.1电路模拟的概念和作用
30 (p3-2): 3.2 SPICE简介
31 (p3-2-1): 3.2.1通用电路模拟程序的基本组成
32 (p3-2-2): 3.2.2电路模拟的流程
32 (p3-2-3): 3.2.3 SPICE软件功能介绍
35 (p3-3): 3.3 SPICE程序结构
35 (p3-3-1): 3.3.1 SPICE简单程序举例
37 (p3-3-2): 3.3.2节点描述
37 (p3-3-3): 3.3.3标题语句、注释和结束语句
37 (p3-3-4): 3.3.4基本元件描述语句
39 (p3-3-5): 3.3.5电源描述语句
42 (p3-3-6): 3.3.6半导体器件描述语句
44 (p3-3-7): 3.3.7模型描述语句
44 (p3-3-8): 3.3.8子电路描述语句
44 (p3-3-9): 3.3.9库文件调用语句
45 (p3-3-10): 3.3.10文件包含语句
45 (p3-4): 3.4 SPICE分析与控制语句
45 (p3-4-1): 3.4.1分析语句
48 (p3-4-2): 3.4.2控制语句
49 (p3-5): 3.5 SPICE分析及仿真举例
50 (p3-6): 习题
51 (p4): 第4章 半导体器件模型
51 (p4-1): 4.1二极管模型
51 (p4-1-1): 4.1.1二极管直流模型
52 (p4-1-2): 4.1.2二极管瞬态模型
52 (p4-1-3): 4.1.3二极管噪声模型
53 (p4-1-4): 4.1.4二极管语句及模型参数
54 (p4-2): 4.2双极晶体管模型
54 (p4-2-1): 4.2.1双极晶体管EM1模型
55 (p4-2-2): 4.2.2双极晶体管EM2模型
56 (p4-2-3): 4.2.3双极晶体管EM3模型
58 (p4-2-4): 4.2.4双极晶体管GP模型
58 (p4-2-5): 4.2.5双极晶体管语句及模型参数
60 (p4-3): 4.3 MOSFET模型
60 (p4-3-1): 4.3.1 MOSFET模型等效电路
61 (p4-3-2): 4.3.2 MOSFET模型分述
65 (p4-3-3): 4.3.3 MOSFET语句与模型参数
67 (p4-4): 习题
68 (p5): 第5章Verilog硬件描述语言
68 (p5-1): 5.1 VerilogHDL模块的基本概念
69 (p5-2): 5.2 VerilogHDL的要素
70 (p5-2-1): 5.2.1标识符
70 (p5-2-2): 5.2.2注释
70 (p5-2-3): 5.2.3 VerilogHDL的4种逻辑值
71 (p5-2-4): 5.2.4编译指令
73 (p5-2-5): 5.2.5系统任务和函数
75 (p5-2-6): 5.2.6数据类型
76 (p5-2-7): 5.2.7位选择和部分选择
76 (p5-2-8): 5.2.8参数
78 (p5-3): 5.3运算符
78 (p5-3-1): 5.3.1算术运算符
78 (p5-3-2): 5.3.2位运算符
79 (p5-3-3): 5.3.3逻辑运算符
79 (p5-3-4): 5.3.4关系运算符
79 (p5-3-5): 5.3.5等式运算符
79 (p5-3-6): 5.3.6移位运算符
80 (p5-3-7): 5.3.7位拼接运算符
80 (p5-3-8): 5.3.8缩减运算符
81 (p5-3-9): 5.3.9条件运算符
81 (p5-4): 5.4结构建模方式
81 (p5-4-1): 5.4.1内建基本门
82 (p5-4-2): 5.4.2门延时
83 (p5-4-3): 5.4.3门级建模
83 (p5-4-4): 5.4.4模块实例化
85 (p5-5): 5.5数据流建模方式
85 (p5-5-1): 5.5.1连续赋值语句
86 (p5-5-2): 5.5.2延时
87 (p5-5-3): 5.5.3数据流建模
87 (p5-6): 5.6行为建模方式
87 (p5-6-1): 5.6.1 initial语句
88 (p5-6-2): 5.6.2 always语句
90 (p5-6-3): 5.6.3条件语句
95 (p5-6-4): 5.6.4多分支语句
102 (p5-6-5): 5.6.5循环语句
107 (p5-6-6): 5.6.6阻塞赋值和非阻塞赋值
109 (p5-7): 5.7混合建模方式
110 (p5-8): 5.8任务和函数
110 (p5-8-1): 5.8.1任务
112 (p5-8-2): 5.8.2函数
114 (p5-9): 5.9组合逻辑建模
117 (p5-10): 5.10时序逻辑建模
125 (p5-11): 5.11 ROM建模
126 (p5-12): 5.12有限状态机建模
130 (p5-13): 5.13测试平台
133 (p5-14): 习题
135 (p6): 第6章 逻辑综合
135 (p6-1): 6.1逻辑综合的基本步骤和流程
137 (p6-2): 6.2综合工具Design Compiler
137 (p6-3): 6.3指定库文件
138 (p6-4): 6.4读入设计
138 (p6-5): 6.5 DC中的设计对象
139 (p6-6): 6.6定义工作环境
139 (p6-6-1): 6.6.1定义工作条件
140 (p6-6-2): 6.6.2定义线负载模型
142 (p6-6-3): 6.6.3定义系统接口
143 (p6-7): 6.7定义设计约束
143 (p6-7-1): 6.7.1定义设计规则约束
144 (p6-7-2): 6.7.2定义设计优化约束
147 (p6-8): 6.8选择编译策略
150 (p6-9): 6.9优化设计
151 (p6-10): 6.10综合举例
156 (p6-11): 6.11静态时序分析
157 (p6-12): 6.12系统分割
159 (p6-13): 习题
160 (p7): 第7章 版图设计
160 (p7-1): 7.1版图设计规则
160 (p7-1-1): 7.1.1设计规则的定义
160 (p7-1-2): 7.1.2设计规则的表示方法
160 (p7-1-3): 7.1.3 MOSIS设计规则
166 (p7-2): 7.2版图设计方法
166 (p7-3): 7.3版图检查与验证
167 (p7-4): 7.4全定制版图设计
167 (p7-4-1): 7.4.1反相器原理图设计
171 (p7-4-2): 7.4.2反相器版图设计
180 (p7-4-3): 7.4.3设计规则检查
182 (p7-4-4): 7.4.4 LVS
186 (p7-5): 7.5基于标准单元的版图设计
186 (p7-5-1): 7.5.1准备门级网表和时序约束文件
189 (p7-5-2): 7.5.2添加焊盘单元
191 (p7-5-3): 7.5.3定义IO约束文件
193 (p7-5-4): 7.5.4数据准备
199 (p7-5-5): 7.5.5布局规划
204 (p7-5-6): 7.5.6标准单元自动布局
206 (p7-5-7): 7.5.7时钟树综合
215 (p7-5-8): 7.5.8自动布线
218 (p7-5-9): 7.5.9设计输出
226 (p7-6): 习题
227 (p8): 参考文献
网盘下载
夸克网盘
